基于FPGA与DLP的体三维显示系统设计方法与研究

北京大学学报（自然科学版）

基于FPGA与DLP的体三维显示系统设计方法与研究

曹健^1,2,焦海²,王源¹,张兴^1,2

1. 北京大学微电子学研究院, 教育部微电子器件与电路重点实验室, 北京 100871; 2. 北京大学软件与微电子学院, 北京 102600;

收稿日期:2013-04-01 出版日期:2014-07-20 发布日期:2014-07-20

Volumetric Display System Based on FPGA and DLP Technologies

CAO Jian^1,2, JIAO Hai², WANG Yuan¹, ZHANG Xing^1,2

1. Key Laboratory of Microelectronic Devices and Circuits MOE, Institute of Microelectronics, Peking University, Beijing 100871; 2. School of Software and Microelectronics, Peking University, Beijing 102600;

Received:2013-04-01 Online:2014-07-20 Published:2014-07-20

摘要/Abstract

摘要： 提出一种基于FPGA和DLP的旋转体三维图像生成系统的设计方法。该方法使用FPGA搭建成像处理单元, 对图像抖动与图层叠加算法处理后的合成图像视频流进行传输控制。视频流经SD卡存储控制单元、DDR2高速内存控制单元、像素帧处理和HDMI高清图像发送模块, 由DLP投影仪内的图像处理单元进行解码, 并将解码后的数字信号转化为光信号, 投射到高速旋转接收屏。该方法可使观测者在不佩戴3D眼镜的情况下, 从高速旋转屏中观看到物体多角度的三维空间立体图像。

关键词: FPGA, DLP, 软硬件协同, 多角度图像生成系统

Abstract: A volumetric display system based on FPGA and DLP technologies is raised. FPGA is used to construct the graphical processing unit, controlling and propagating video streams synthesized after image dithering and layer combined algorithms. This video stream is passed down inside the FPGA through SD card controlling unit, DDR2 high speed memory control, pixel frame converter and HDMI high resolution signal transmitting modules. Afterwards, the video stream is captured by the receiving end of the DLP projector, inside the projector’s video decoding module, the digital electrical signal is converted to light signal and projected to a spinning display underneath. This method allows the viewer perceiving a multi-angled 3D image hovering in air without the wearing of special glasses.

Key words: FPGA, DLP, hardware/software co-design, volumetric display system

中图分类号:

TN27
TP332

曹健,焦海,王源,张兴. 基于FPGA与DLP的体三维显示系统设计方法与研究[J]. 北京大学学报（自然科学版）.

CAO Jian,JIAO Hai,WANG Yuan,ZHANG Xing. Volumetric Display System Based on FPGA and DLP Technologies[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.

导出引用管理器 EndNote|Ris|BibTeX

链接本文: https://xbna.pku.edu.cn/CN/

https://xbna.pku.edu.cn/CN/Y2014/V50/I4/605

[1]	陈朝晖, 马原, 荆继武. 格密码关键运算模块的硬件实现优化与评估[J]. 北京大学学报自然科学版, 2021, 57(4): 595-604.
[2]	廖楠, 崔小欣, 廖凯, 王田, 于敦山, 程玉芳. 一种针对FPGA密码模块的非侵入式故障攻击[J]. 北京大学学报（自然科学版）, 2016, 52(2): 193-198.
[3]	雍珊珊,王新安,曹颖,张芳妮,史小龙,谢峥. 可重构算子阵列的结构和建模[J]. 北京大学学报（自然科学版）, 2014, 50(4): 761-767.
[4]	黄颖,崔小欣,魏为,张潇,廖凯,廖楠,于敦山. 基于FPGA平台的电路级抗差分功耗分析研究[J]. 北京大学学报（自然科学版）, 2014, 50(4): 652-656.
[5]	李莹,Bridget Benson,于敦山,Ryan Kastner,张兴. 使用嵌入式处理器的水声调制解调器控制系统设计方法与研究[J]. 北京大学学报（自然科学版）, 2011, 47(2): 245-250.
[6]	李玉文,张兴,蒋安平. 无线传感器网络节点中AES协处理器的设计[J]. 北京大学学报（自然科学版）, 2009, 45(3): 426-430.
[7]	李莹,路卫军,于敦山,张兴. 一种在FPGA上实现FIR数字滤波器的资源优化算法[J]. 北京大学学报（自然科学版）, 2009, 45(2): 222-226.
[8]	乔华, 管武, 董明科, 项海格. LDPC码高速译码器的设计与实现[J]. 北京大学学报（自然科学版）, 2008, 44(3): 347-352.