一种在FPGA上实现FIR数字滤波器的资源优化算法

北京大学学报（自然科学版）

一种在FPGA上实现FIR数字滤波器的资源优化算法

李莹,路卫军,于敦山,张兴

北京大学信息科学技术学院微电子学系，北京100871；

收稿日期:2008-03-20 出版日期:2009-03-20 发布日期:2009-03-20

A Resource Optimizing Algorithm in FPGA Based High Speed FIR Digital Filters

LI Ying, LU Weijun, YU Dunshan, ZHANG Xing

Department of Microelectronics, School of Electronic Engineering and Computer Science, Peking University, Beijing 100871;

Received:2008-03-20 Online:2009-03-20 Published:2009-03-20

摘要/Abstract

摘要： 针对原有在FPGA上实现高速FIR滤波器的移位加算法，进一步分析了算子调度的具体过程，讨论了在不同情况下该算法所能达到的最省资源的算子调度方案，并提出了优化的具体规则。在Xilinx spartan3系列FPGA上的实现结果表明，对于16阶固定系数FIR滤波器，相比于原有的移位加算法以及Xilinx Coregen^TM生成的同等规模的分布式算法滤波器，采用优化算法后的FIR滤波器可节省资源分别达11.7%和29.7%。

关键词: FIR滤波器, 移位加, 算子调度, FPGA

Abstract: The authors analyze the detailed process of calculator schedule in high speed FIR (finite impose response) digital filter with add-and-shift algorithm based on FPGA (field programmable gate array). Different calculation situations and related schedule schemes are discussed and a clear rule of optimization is proposed. At last, an example of a 16-order FIR filter is implemented on Xilinx Spartan 3 3s1000ft256 FPGA platform. The occupied resource is 11.7% less than the one generated without optimization and/or 29.7% less than the one generated by Xinlinx Coregen^TM with distribute arithmetic (DA), respectively.

Key words: FIR filter, add-and-shift, calculator schedule, FPGA

中图分类号:

TN713

李莹,路卫军,于敦山,张兴. 一种在FPGA上实现FIR数字滤波器的资源优化算法[J]. 北京大学学报（自然科学版）.

LI Ying,LU Weijun,YU Dunshan,ZHANG Xing. A Resource Optimizing Algorithm in FPGA Based High Speed FIR Digital Filters[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.

导出引用管理器 EndNote|Ris|BibTeX

链接本文: https://xbna.pku.edu.cn/CN/

https://xbna.pku.edu.cn/CN/Y2009/V45/I2/222

[1]	陈朝晖, 马原, 荆继武. 格密码关键运算模块的硬件实现优化与评估[J]. 北京大学学报自然科学版, 2021, 57(4): 595-604.
[2]	廖楠, 崔小欣, 廖凯, 王田, 于敦山, 程玉芳. 一种针对FPGA密码模块的非侵入式故障攻击[J]. 北京大学学报（自然科学版）, 2016, 52(2): 193-198.
[3]	雍珊珊,王新安,曹颖,张芳妮,史小龙,谢峥. 可重构算子阵列的结构和建模[J]. 北京大学学报（自然科学版）, 2014, 50(4): 761-767.
[4]	曹健,焦海,王源,张兴. 基于FPGA与DLP的体三维显示系统设计方法与研究[J]. 北京大学学报（自然科学版）, 2014, 50(4): 605-610.
[5]	黄颖,崔小欣,魏为,张潇,廖凯,廖楠,于敦山. 基于FPGA平台的电路级抗差分功耗分析研究[J]. 北京大学学报（自然科学版）, 2014, 50(4): 652-656.
[6]	李玉文,张兴,蒋安平. 无线传感器网络节点中AES协处理器的设计[J]. 北京大学学报（自然科学版）, 2009, 45(3): 426-430.
[7]	乔华, 管武, 董明科, 项海格. LDPC码高速译码器的设计与实现[J]. 北京大学学报（自然科学版）, 2008, 44(3): 347-352.