×
模态框(Modal)标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框(Modal)标题
×
Toggle navigation
首页
期刊介绍
投稿指南
下载中心
过刊浏览
编委会
联系我们
编辑部公告
English
单器件时钟负载限制竞争RAM锁存器设计
贾嵩,刘黎,李涛,李夏禹,王源,张钢刚
A Single Device Clock Loaded Contention Constrained RAM Latch Design
JIA Song,LIU Li,LI Tao,LI Xiayu,WANG Yuan,ZHANG Ganggang
北京大学学报(自然科学版) . 2014, (
4
): 685 -689 .