单器件时钟负载限制竞争RAM锁存器设计

北京大学学报（自然科学版）

单器件时钟负载限制竞争RAM锁存器设计

贾嵩,刘黎,李涛,李夏禹,王源,张钢刚

北京大学微纳电子学系, 教育部微电子器件和电路重点实验室, 北京 100871;

收稿日期:2013-03-27 出版日期:2014-07-20 发布日期:2014-07-20

A Single Device Clock Loaded Contention Constrained RAM Latch Design

JIA Song, LIU Li, LI Tao, LI Xiayu, WANG Yuan, ZHANG Ganggang

Key Laboratory of Microelectronics Devices and Circuits MOE, Department of Microelectronics, Peking University, Beijing 100871;

Received:2013-03-27 Online:2014-07-20 Published:2014-07-20

摘要/Abstract

摘要： 提出一种新型RAM锁存器, 通过引入并行充电支路, 可避免开关电流和充电速度之间的矛盾。与传统结构相比, 新结构不仅能提高充电速度, 而且能降低短路功耗。此外, 新结构中时钟负载只有一个MOS管, 能有效降低时钟功耗。 Hspice仿真结果表明, 新的RAM n-锁存器和p-锁存器速度分别提高12.8%和25.5%, 功耗延迟积分别降低19.8%和26.9%。

关键词: RAM型锁存器, 高速低功耗, 低时钟负载, 竞争约束

Abstract: A new structure of RAM type latch is proposed in which parallel charging branches are used to solve the contradiction of the switching current and the charging speed. Compared with the conventional structure, new latch can maintain a relatively high rate of charging and reduce the short-circuit power. Furthermore only one MOS transistor is needed as clock load, saving the power consumption of clocking. HSPICE simulation results show that the proposed RAM n-Latch and p-Latch exhibits 12.8% and 25.5% speed improvement, 19.8% and 26.9% PDP (power-delay product) reduction compared to reported structure.

Key words: RAM-type latch, high-speed and low-power, low clock load, contention constrain

中图分类号:

TN47

贾嵩,刘黎,李涛,李夏禹,王源,张钢刚. 单器件时钟负载限制竞争RAM锁存器设计[J]. 北京大学学报（自然科学版）.

JIA Song,LIU Li,LI Tao,LI Xiayu,WANG Yuan,ZHANG Ganggang. A Single Device Clock Loaded Contention Constrained RAM Latch Design[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.

导出引用管理器 EndNote|Ris|BibTeX

链接本文: https://xbna.pku.edu.cn/CN/

https://xbna.pku.edu.cn/CN/Y2014/V50/I4/685

[1]	张潇,崔小欣,魏为,黄颖,廖凯,廖楠,于敦山. 针对FPGA实现的AES密码芯片的相关性电磁分析攻击[J]. 北京大学学报（自然科学版）, 2014, 50(4): 647-651.
[2]	黄颖,崔小欣,魏为,张潇,廖凯,廖楠,于敦山. 基于FPGA平台的电路级抗差分功耗分析研究[J]. 北京大学学报（自然科学版）, 2014, 50(4): 652-656.
[3]	廖凯,崔小欣,廖楠,王田,张潇,黄颖,于敦山. 一种用于RFID的基于广义二进制Hessian曲线的密码处理器的实现[J]. 北京大学学报（自然科学版）, 2014, 50(4): 657-663.
[4]	胡子一,周?灏,陈岚,张旭,王腾,谢峥. 用于无线传感网的低功耗集成电路技术[J]. 北京大学学报（自然科学版）, 2014, 50(4): 664-674.
[5]	王腾,王新安,谢峥,胡子一. H.264/AVC编码器中运动估计的低代价VLSI实现[J]. 北京大学学报（自然科学版）, 2014, 50(4): 768-780.
[6]	沈劲鹏, 王新安, 刘珊, 李守成, 胡桐宁. 一种具有新型解调电路和安全功能的超高频RFID 标签芯片[J]. 北京大学学报（自然科学版）, 2014, 50(2): 214-220.
[7]	谢峥,王腾,雍珊珊,陈旭,苏吉婷,王新安. 一种基于UVM面向RISC CPU的可重用功能验证平台[J]. 北京大学学报（自然科学版）, 2014, 50(2): 221-227.
[8]	王腾,谢峥,赵月明,王新安,胡子一,张旭. 面向医疗电子应用的16位RISC MCU设计与实现[J]. 北京大学学报（自然科学版）, 2013, 49(4): 552-562.
[9]	徐峰,王新安,陈勖. 一种基于电磁带隙谐振结构的K波段压控振荡器[J]. 北京大学学报（自然科学版）, 2013, 49(3): 383-388.
[10]	胡子一,赵勇, 王新安,王腾,谢峥,黄如,张兴. CmDSP: 一种可配置媒体数字信号处理器[J]. 北京大学学报（自然科学版）, 2012, 48(4): 545-552.
[11]	葛彬杰,王新安,张兴,冯晓星,汪清勤. MASH21 Sigma-Delta调制器的自顶向下设计[J]. 北京大学学报（自然科学版）, 2011, 47(4): 593-598.
[12]	戴鹏, 雍珊珊, 王新安, 张兴. 可重构视频编解码处理器ReMAP设计[J]. 北京大学学报（自然科学版）, 2011, 47(3): 418-426.
[13]	戴鹏,魏来,辛灵轩,王新安,张兴. ReSim: 一个面向可重构处理器的仿真平台[J]. 北京大学学报（自然科学版）, 2011, 47(2): 231-237.
[14]	王逵,董海瀛,程旭. 针对面积优化的时钟偏斜规划算法[J]. 北京大学学报（自然科学版）, 2009, 45(1): 29-34.
[15]	刘强,马芳珍,佟冬,程旭. 一款高吞吐率RSA密码处理器的设计[J]. 北京大学学报（自然科学版）, 2005, 41(5): 754-763.