H.264/AVC编码器中运动估计的低代价VLSI实现

北京大学学报（自然科学版）

H.264/AVC编码器中运动估计的低代价VLSI实现

王腾¹,王新安¹,谢峥¹,胡子一²

1. 北京大学深圳研究生院集成微系统科学工程与应用重点实验室, 深圳 518055;2. 中国科学院微电子研究所, 北京 100029;

收稿日期:2013-10-07 出版日期:2014-07-20 发布日期:2014-07-20

Low-Cost VLSI Implementation of Motion Estimation for H.264/AVC Encoders

WANG Teng¹, WANG Xin’an¹, XIE Zheng¹, HU Ziyi²

1. Key Lab of Integrated Micro-Systems, Shenzhen Graduate School of Peking University, Shenzhen 518055;2. Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029;

Received:2013-10-07 Online:2014-07-20 Published:2014-07-20

摘要/Abstract

摘要： 通过对运动估计算法进行优化, 提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度, 实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合, 时钟频率可达到167 MHz, 消耗181.7 K逻辑门和13.8 KB存储, 相比同类设计具有更高的硬件效率。该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现。 SMIC 65 nm工艺下, 整个芯片面积为1.74 mm×1.74 mm, 工作频率为350 MHz, 可以支持实时高清(1080P@60fps)编码。

关键词: H.264/AVC, 运动估计, 流水线结构, 实时高清编码, VLSI

Abstract: A pipelined architecture with novel memory structure is proposed with several modifications of the ME algorithm. Fast motion estimation with low hardware cost and less memory access is achieved by proper search strategy, efficient rate distortion optimization (RDO) cost calculation and interpolation components, innovative memory structure and optimized dataflow scheduling. The proposed design is synthesized by SMIC 130 nm CMOS technology process with a clock frequency of 167 MHz and consumes 181.7 K logic gates and 13.8 KB memory, which shows great hardware efficiency compared with other designs. The proposed design was finally integrated within an H.264/AVC encoder for FPGA prototyping and VLSI implementation. The core area of the overall chip is 1.74 mm×1.74 mm with SMIC 65 nm CMOS technology which can support real-time HD(1080P@60fps) encoding with a clock frequency of 350 MHz.

Key words: H.264/AVC, motion estimation, pipeline architecture, real-time HD encoding, VLSI implementation

中图分类号:

TN47

王腾,王新安,谢峥,胡子一. H.264/AVC编码器中运动估计的低代价VLSI实现[J]. 北京大学学报（自然科学版）.

WANG Teng,WANG Xin’an,XIE Zheng,HU Ziyi. Low-Cost VLSI Implementation of Motion Estimation for H.264/AVC Encoders[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.

导出引用管理器 EndNote|Ris|BibTeX

链接本文: https://xbna.pku.edu.cn/CN/

https://xbna.pku.edu.cn/CN/Y2014/V50/I4/768

[1]	马占刚, 李婷婷, 曹喜信. 一种SHA2硬件加速器的设计方法[J]. 北京大学学报自然科学版, 2022, 58(6): 1007-1014.
[2]	张李伟,朱跃生,布礼文. 用于H.264/AVC水印嵌入的低复杂度误差补偿算法[J]. 北京大学学报（自然科学版）, 2013, 49(2): 227-233.
[3]	彭春干,于敦山,曹喜信,盛世敏. 一种新的H.264/AVC标量量化并行VLSI结构[J]. 北京大学学报（自然科学版）, 2008, 44(4): 522-526.
[4]	朱忠平,冯建华,曹喜信. H.264/AVC帧内预测器的VLSI实现[J]. 北京大学学报（自然科学版）, 2008, 44(1): 44-48.
[5]	彭春干,于敦山,曹喜信,盛世敏. 一种适用无线视频通讯低复杂度H.264 VBSME VLSI结构[J]. 北京大学学报（自然科学版）, 2007, 43(5): 654-658.
[6]	赵悦汐,蒋安平. 一种高效并行处理结构的H.264去块滤波器[J]. 北京大学学报（自然科学版）, 2007, 43(5): 649-653.
[7]	王庆春,曹喜信,路卫军,何晓燕,曹健. H.264/AVC编码器中6阶插值滤波器的实现[J]. 北京大学学报（自然科学版）, 2007, 43(3): 417-420.
[8]	张怡浩,田则,于敦山,盛世敏. 一种Montgomery模乘算法硬件实现的改进电路[J]. 北京大学学报（自然科学版）, 2004, 40(1): 80-84.
[9]	王明辉,彭立中. 一种新的快速块匹配运动估计算法[J]. 北京大学学报（自然科学版）, 2001, 37(3): 315-322.