一种改进的双控制通路锁相环

北京大学学报（自然科学版）

一种改进的双控制通路锁相环

宋颖,王源,贾嵩,刘志,赵宝瑛

北京大学微电子所，微电子器件与电路教育部重点实验室，北京100871；，E-mail：wangyuan@pku.edu.cn

收稿日期:2008-08-19 出版日期:2009-07-20 发布日期:2009-07-20

An Improved CMOS PLL with Dual Control Paths

SONG Ying, WANG Yuan, JIA Song, LIU Zhi, ZHAO Baoying

Key Laboratory of Microelectronic Devices and Circuits, Ministry of Education , Institute of Microelectronics, Peking University, Beijing 100871; , E-mail: wangyuan@pku.edu.cn

Received:2008-08-19 Online:2009-07-20 Published:2009-07-20

摘要/Abstract

摘要： 提出一种改进的双控制通路锁相环结构。改进锁相环的两个控制通路有不同的压控振荡器增益。其中, 粗调节通路的压控振荡器增益较大, 用来调节锁相环的输出频率范围; 细调节通路的压控振荡器增益较小, 用来决定环路带宽, 同时优化锁相环的抖动特性。电路芯片采用SMIC 0. 18 μm CMOS Logic 工艺加工。后仿真结果表明该锁相环的输出频率范围为600 MHz到1. 6GHz, 并有良好的抖动特性。

关键词: 锁相环, 双控制通路, 低抖动

Abstract: The authors propose an improved phased locked loop(PLL) architecture with dual control paths. The two control paths have different voltage controlled oscillat or (VCO) gain. The coarse tuning path has a large VCO gain, and is used to cover operating frequency range. Having a small VCO gain, the fine tuning path determines the loop bandwidth and optimizes the jitter performance. This circuit is fabricated in a 0. 18 μm CMOS logic process. The presented PLL has an output range from 600MHz to 1.6 GHz, and exhibits good jitter characteristic.

Key words: PLL, dual control path, lowjitter

中图分类号:

TN432

宋颖,王源,贾嵩,刘志,赵宝瑛. 一种改进的双控制通路锁相环[J]. 北京大学学报（自然科学版）.

SONG Ying,WANG Yuan,JIA Song,LIU Zhi,ZHAO Baoying. An Improved CMOS PLL with Dual Control Paths[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.

[1]	吴渤翰,盖伟新. 一种在全数字锁相环中进行振荡器增益估计的新算法[J]. 北京大学学报（自然科学版）, 2014, 50(4): 611-616.
[2]	武玲娟,崔莹莹,路卫军,于敦山. 高灵敏度GPS接收机载波跟踪环路的设计优化与实现[J]. 北京大学学报（自然科学版）, 2011, 47(5): 783-788.
[3]	郑佳鹏,李伟,杨翼,马俊程,程玉华,王阳元. 0.0068mm²自校准电路在锁相环中的应用[J]. 北京大学学报（自然科学版）, 2011, 47(1): 29-34.
[4]	冯文楠, 刘凌, 陈中建, 吉利久. 一种电荷泵锁相环的多层行为级模型[J]. 北京大学学报（自然科学版）, 2004, 40(3): 424-431.
[5]	林毅竟,盛世敏. 锁相环中的新型电荷泵电路[J]. 北京大学学报（自然科学版）, 2002, 38(3): 384-386.