摘要: 提出了一种带时间延迟积分功能的高性能CMOS读出电路芯片适用的高效率电荷延迟线结构。基于该结构,设计了一款288×4规格焦平面阵列组件适用的CMOS读出电路芯片,并已完成流片、测试。该芯片包括4个视频输出端,每个端口的像元输出频率为4~5MHz(如用于实现384×288规模的成像,帧频可达160Hz)。测试结果表明这款芯片具有高动态范围(大于78dB)、高线性度(大于995%)、高均匀性(大于968%)等特征。
中图分类号:
鲁文高,陈中建,张雅聪,吉利久. 用于288×4读出电路中的高效率模拟电荷延迟线[J]. 北京大学学报(自然科学版).
LU Wengao,CHEN Zhongjian,ZHANG Yacong,JI Lijiu. High Efficient Analog Charge Delay Lines for 288×4 ROIC[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.