一种新的H.264/AVC标量量化并行VLSI结构

北京大学学报（自然科学版）

一种新的H.264/AVC标量量化并行VLSI结构

彭春干¹,于敦山¹,曹喜信²,盛世敏¹

¹北京大学信息科学技术学院微电子学系SoC试验室，北京100871；²北京大学软件微电子学院，北京102600；

收稿日期:2007-06-11 出版日期:2008-07-20 发布日期:2008-07-20

A Novel Parallel VLSI Architecture for H.264/AVC Scalar Quantization

PENG Chungan¹ YU Dunshan^1， CAO Xixin^2， SHENG Shimin¹

¹SoC Lab, Department of Microelectronics, School of Electronics Engineering and Computer Science, Peking University, Beijing 100871; ²School of Software and Microelectronics, Peking University, Beijing 102600；

Received:2007-06-11 Online:2008-07-20 Published:2008-07-20

摘要/Abstract

摘要： 针对H.264视频编码标准关键技术52级标量量化的VLSI实现过程中，传统结构的速度和面积不能有效满足H.264在高速高并行编码应用中的实时要求，通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法，有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能，当级数为2时，其块处理速率可以达到121.6MHz, 能够满足4096×2304@120Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进，采用SMIC 0.13μm工艺单元库，综合时钟频率设为100MHz时，等效门和功耗分别节省了38%和30％。

关键词: H.264, VLSI结构, 视频编码

Abstract: 52-level scalar quantization technology plays an important role in H.264/AVC. A novel parallel VLSI architecture is proposed for its hardware implementation, in which the 4×4 matrix multiplications is replaced by 16 unsigned compressed shift-adder-trees using partial CSD code scheme, switching reference wirings substitutes for look-up operation, and division is also avoided effectively, and no ROM or RAM is adopted in the overall quantizer. It can fulfill all the quantization calculations for all H.264 hybrid transform in 4×4 block parallelism. Its block throughput can reach 121.6MHz, which can meet the real-time requirement for 4096×2304@120Hz (119.43936M/s) video compression. Compared with the conventional architecture, 38% cost and 30% power are saved. Considering speed and cost optimization, this architecture is very suitable for pipeline acceleration, and it is a useful IP for high resolution H.264 encoder VLSI realization.

Key words: H.264, VLSI, video coding

中图分类号:

TN79+1

彭春干,于敦山,曹喜信,盛世敏. 一种新的H.264/AVC标量量化并行VLSI结构[J]. 北京大学学报（自然科学版）.

PENG Chungan,YU Dunshan,CAO Xixin,SHENG Shimin. A Novel Parallel VLSI Architecture for H.264/AVC Scalar Quantization[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.

导出引用管理器 EndNote|Ris|BibTeX

链接本文: https://xbna.pku.edu.cn/CN/

https://xbna.pku.edu.cn/CN/Y2008/V44/I4/522

[1]	王腾,王新安,谢峥,胡子一. H.264/AVC编码器中运动估计的低代价VLSI实现[J]. 北京大学学报（自然科学版）, 2014, 50(4): 768-780.
[2]	庞燕,刘家瑛,高良才,郭宗明. 面向H.264 SVC空域-时域可伸缩编码的码率分配算法[J]. 北京大学学报（自然科学版）, 2013, 49(5): 754-764.
[3]	张李伟,朱跃生,布礼文. 用于H.264/AVC水印嵌入的低复杂度误差补偿算法[J]. 北京大学学报（自然科学版）, 2013, 49(2): 227-233.
[4]	戴鹏, 雍珊珊, 王新安, 张兴. 可重构视频编解码处理器ReMAP设计[J]. 北京大学学报（自然科学版）, 2011, 47(3): 418-426.
[5]	朱忠平,冯建华,曹喜信. H.264/AVC帧内预测器的VLSI实现[J]. 北京大学学报（自然科学版）, 2008, 44(1): 44-48.
[6]	彭春干,于敦山,曹喜信,盛世敏. 一种适用无线视频通讯低复杂度H.264 VBSME VLSI结构[J]. 北京大学学报（自然科学版）, 2007, 43(5): 654-658.
[7]	赵悦汐,蒋安平. 一种高效并行处理结构的H.264去块滤波器[J]. 北京大学学报（自然科学版）, 2007, 43(5): 649-653.
[8]	崔晓艳蒋安平. 一种适用于H.264标准的新型CAVLC解码器设计[J]. 北京大学学报（自然科学版）, 2007, 43(5): 664-668.
[9]	王庆春,曹喜信,路卫军,何晓燕,曹健. H.264/AVC编码器中6阶插值滤波器的实现[J]. 北京大学学报（自然科学版）, 2007, 43(3): 417-420.
[10]	王明辉,彭立中. 一种嵌入式小波四叉树帧间编码算法[J]. 北京大学学报（自然科学版）, 2002, 38(1): 1-7.
[11]	王明辉,彭立中. 一种新的快速块匹配运动估计算法[J]. 北京大学学报（自然科学版）, 2001, 37(3): 315-322.