低功耗异或同或电路的设计研究

北京大学学报（自然科学版）

低功耗异或同或电路的设计研究

兰景宏,王芳,吉利久,贾嵩

北京大学微电子系，北京，100871

收稿日期:2005-06-27 出版日期:2006-05-20 发布日期:2006-05-20

Analysis and Design of Low Power XOR-XNOR Circuits

LAN Jinghong, WANG Fang, JI Lijiu, JIA Song

Department of Microelectronics, Peking University, Beijing, 100871

Received:2005-06-27 Online:2006-05-20 Published:2006-05-20

摘要/Abstract

摘要： 提出了2种传输管实现的新型低功耗异或门结构，UPPL（Unsymmetrical Push Pull Pass Transistor Logic）结构和CPPL（Complementary Push Pull Pass Transistor Logic）结构，两者均为非互补输入，互补输出，都能够同时产生异或和同或信号，且输出为全摆幅电压。对新结构在0.18μm工艺1.8V电压下进行了hspice仿真，与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较。UPPL结构和CPPL结构与2003年Mohamed Elgamel提出的最新设计相比，空负载时，功耗延迟乘积项分别有61.0％和58.4％的降低；扇出为3时，分别有25.3％和45.3％的降低。

关键词: 低功耗, 布尔逻辑, 异或门, 异或同或逻辑, 传输门实现

Abstract: Two novel low power pass transistor based XOR-XNOR circuits are proposed, UPPL (Unsymmetrical Push Pull Pass Transistor Logic) and CPPL (Complementary Push Pull Pass Transistor Logic). They both input single rail signals and output dual rail signals, which can get XOR and XNOR signals simultaneously. The output signals are full swing voltage. Hspice simulation under 0.18μm technology 1.8V voltage showed improvement on speed and power-delay product compared with some other circuits. Compared with the latest circuits, which was proposed by Mohamed Elgamel in 2003, the UPPL and CPPL circuits have 61.0% and 58.4% decreases on power delay product respectively without load. And with fanout three, they have 25.3% and 45.3% decreases respectively.

Key words: low power, Boolean logic, XOR circuit, XOR-XNOR logic, pass transistor logic

中图分类号:

TN402
TN432

兰景宏,王芳,吉利久,贾嵩. 低功耗异或同或电路的设计研究[J]. 北京大学学报（自然科学版）.

LAN Jinghong,WANG Fang,JI Lijiu,JIA Song. Analysis and Design of Low Power XOR-XNOR Circuits[J]. Acta Scientiarum Naturalium Universitatis Pekinensis.

导出引用管理器 EndNote|Ris|BibTeX

链接本文: https://xbna.pku.edu.cn/CN/

https://xbna.pku.edu.cn/CN/Y2006/V42/I3/380

[1]	张奇惠, 曹健, 曹喜信, 于敦山, 张兴. 异步低功耗RSA电路结构的设计和实现[J]. 北京大学学报自然科学版, 2018, 54(6): 1351-1354.
[2]	范传奇, 贾嵩, 王振宇, 严伟, 吴泽波. 基于多级放大结构的高速低功耗时间数字转换器设计[J]. 北京大学学报（自然科学版）, 2018, 54(2): 299-306.
[3]	钱泽斌, 严伟. 一种低资源数字抽取滤波器设计[J]. 北京大学学报（自然科学版）, 2018, 54(2): 315-319.
[4]	何媛,王骏成,魏康亮,刘晓彦. 基于环栅纳米线隧穿场效应晶体管的解析模型[J]. 北京大学学报（自然科学版）, 2014, 50(4): 786-790.
[5]	贾嵩,刘黎,李涛,李夏禹,王源,张钢刚. 单器件时钟负载限制竞争RAM锁存器设计[J]. 北京大学学报（自然科学版）, 2014, 50(4): 685-689.
[6]	唐文懿,贾嵩,徐鹤卿,孟庆龙,王源,张钢刚. 适用于低功耗SRAM的高速电流模式灵敏放大器[J]. 北京大学学报（自然科学版）, 2014, 50(4): 681-684.
[7]	胡子一,周?灏,陈岚,张旭,王腾,谢峥. 用于无线传感网的低功耗集成电路技术[J]. 北京大学学报（自然科学版）, 2014, 50(4): 664-674.
[8]	侯中原,刘军华,廖怀林,张兴. 用于北斗二代/GPS接收机的低功耗自动增益控制策略[J]. 北京大学学报（自然科学版）, 2014, 50(4): 627-631.
[9]	王腾,谢峥,赵月明,王新安,胡子一,张旭. 面向医疗电子应用的16位RISC MCU设计与实现[J]. 北京大学学报（自然科学版）, 2013, 49(4): 552-562.
[10]	冯晓星, 王新安, 张兴, 葛彬杰. 一种具有新型时钟产生器的无源超高频 RFID 标签[J]. 北京大学学报（自然科学版）, 2011, 47(3): 404-410.
[11]	李玉文,张兴,蒋安平. 无线传感器网络节点中AES协处理器的设计[J]. 北京大学学报（自然科学版）, 2009, 45(3): 426-430.
[12]	张师群,于敦山,盛世敏. 根据数据统计特征的低功耗FFT处理器[J]. 北京大学学报（自然科学版）, 2008, 44(1): 31-36.
[13]	段炼,许浒,王逵,程旭. 基于模拟退火与合并代价反标的低功耗门控时钟布线算法[J]. 北京大学学报（自然科学版）, 2007, 43(5): 694-702.
[14]	刘丹,鲁文高,陈中建,吉利久,赵宝瑛. 新型低功耗QSBDI红外读出电路设计[J]. 北京大学学报（自然科学版）, 2007, 43(5): 659-663.
[15]	刘丹, 鲁文高,陈中建,吉利久,赵宝瑛. 新型低功耗320×288 IR ROIC中列读出级的设计[J]. 北京大学学报（自然科学版）, 2007, 43(1): 67-71.